Едакина Мария, Б01-404
edakina.mv@phystech.edu
8-входовой мультиплексор

1. Назначение схемы. Краткое описание принципов ее работы, ее входов/выходов.

Схема является комбинационной логической схемой, реализующей преобразование трёхразрядного входного кода A2, A1, A0 и восемь сигналов M0, …, M7, а затем формирующей единичный сигнал на выходе Out при выполнении заданного логического условия над этими промежуточными сигналами. Если на вход поступает двоичное число, заданное записью A2A1A0 и сигнал данных с этим же десятичным номером M равен 1, то на выходе - 1. если сигнал равен 0, то на выходе - 0.

Входы: три двоичных входа A0, A1, A2 восемь информационных входов M0, …, M7

Выходы: один основной выход Out.

В первой части схемы используются элементы NAND/NOT, формирующие набор минтермов (комбинаций входов) — каждый минтерм соответствует определённому набору значений A2,A1,A0.

Во второй части схемы эти минтермы подаются на элементы NAND, NOT, NOR, в результате чего выход Out равен 1 только при наличии 1 на определенном информационном входе.

2. *Скриншоты с разными состояниями*

2.1. A2 = 0, A1 = 0, A0 = 0 (все нули), M0 = 0



2.2. A2 = 0, A1 = 0, A0 = 0 (все нули), M0 = 1



2.3.A2 = 1, A1 = 1, A0 = 1 (все единицы), M7 = 1



2.4.A2 = 1, A1 = 1, A0 = 1 (все единицы), M7 = 0



3. *Критический путь*



Критический путь проходит через 2 элемента NAND, 4 NOT, 1 NOR. Задержка NOT = 1, задержка NAND, NOR = 2. Полная задержка критического пути: 10 единиц задержки.

4. *Примерное число транзисторов N входов*

NOT: 1 транзистор

NAND: 2N транзисторов

NOR: 2N транзисторов

Итого: 8 NAND * 4 + 8 NAND * 6 + NOR * 16 + 20 NOR * 1 = 116 шт.

5. *Вывод*

В результате работы была спроектирована и исследована логическая схема 8-входного мультиплексора. Также был рассчитан критический путь и оценка аппаратных затрат.